Western Digital annuncia, insieme a Toshiba, di aver concluso lo sviluppo delle nuove memorie BiCS4, ovvero NAND 3D a 96 strati per i nuovi Ssd.

Le nuove memorie di casa Western Digital saranno integrate con chip a 256-bit, per poi espandersi fino al terabit su singolo chip. L’architettura che verrà usata per produrre le suddette, sarà sia a 3-bit che a 4-bit per cell, con la finalità di migliorare ancora le performance dei dischi in più situazioni, espandendone anche i tagli in termini di storage. Western Digital, in collaborazione con Toshiba (già a lavoro per sviluppare nuovi Ssd), produrrà le nuove memorie BiCS4, che verranno rese disponibili agli altri produttori entro la seconda metà del 2017, mentre veranno commercializzati nei nuovi SSD solo per gli inizi del 2018, dopo uno studio avanzato sul prodotto e sulla relativa ottimizzazione. Per memorizzare quattro bit per cella (con 16 Stati di tensione) Western Digital ha dovuto utilizzare una tecnologia di processo “spessa” al fianco di NAND 3D multi-strato per mantenere i costi al bit. La Western Digital stessa non specifica quanti cicli di programmazione/cancellazione sua NAND QLC 3D gestirà, ma varie previsioni dell’industria nel corso degli anni hanno suggerito 100 – 150 Cicli di P/E come un obiettivo ragionevole per QLC NAND, che è notevolmente più basso di circa 1000 Cicli di P/E supportati da TLC NAND. Dato tale resistenza, è logico aspettarsi 3D QLC NAND da utilizzarsi per principalmente rimovibili anche per quanto riguarda le unità di datacenter di ultra-alta capacità per il cosiddetto vicino-WORM (Scrivi una volta letto molti) applicazioni di archiviazione. Per esempio, Toshiba anno scorso discusso un datacenter basato su QLC SSD con 100 TB di capacità per le app di WORM.

Vieni nel nostro negozio in Lungarno del Pignone 15r Firenze a scoprire tutte le ultime novità informatiche.